


## Układy wejścia/wyjścia



13

### Schemat blokowy systemu mikroprocesorowego

Mikroprocesor połączony jest z pamięcią oraz układami wejścia/wyjścia za pomocą **magistrali systemowej** – zespołu linii przenoszących sygnały między połączonymi blokami w systemach mikroprocesorowych.

W każdej magistrali można wyróżnić trzy podstawowe szyny:

1. sterująca (kontrolna) – określa rodzaj operacji jaki ma być wykonany, np. zapis czy odczyt danych z/do pamięci lub portu wejścia/wyjścia;
2. adresowa – określa np. z jakiej komórki pamięci sygnał ma zostać odczytany lub do jakiej komórki pamięci sygnał ma zostać zapisany;
3. danych – tą szyną przesyłane są właściwe dane.

**Układy we/wy (I/O)** są układami pośredniczącymi w wymianie informacji pomiędzy procesorem a zewnętrznymi układami, zwanymi urządzeniami peryferyjnymi.

**Interfejs** (ang. interface - sprzęg) jest to zespół ustalonych reguł oraz środków technicznych łączenia komputera z urządzeniami zewnętrznymi. Na interfejs składają się:

- wymagania logiczne (liczba sygnałów i ich funkcje, sposób kodowania, sposób synchronizacji)
- wymagania elektryczne (kształt, poziom, czas przełączania sygnałów)
- wymagania konstrukcyjne (typ złącz, gniazd, styków, rodzaje i długości przewodów).


Ze względu na typ prowadzonej transmisji magistrale/interfejsy można podzielić na:

1. Równoległe – sygnały przesyłane są równoległe, jednocześnie wieloma kanałami (np. przewodami, ścieżkami); do magistral tego typu należą m.in. PCI, AGP, FSB.
2. Szeregowo – sygnały są przesyłane szeregowo, jednym lub wieloma pojedynczymi kanałami; do nich należą: USB, RS-232, PCI Express.

Ze względu na sposób transmisji można wyróżnić magistrale/interfejsy:

- jednokierunkowe (ang. simplex) – dane przepływają tylko w jednym kierunku;
- dwukierunkowe (ang. duplex) – dane mogą przepływać w obu kierunkach; możliwe są tu dwa przypadki:
  - dane mogą przepływać w obu kierunkach jednocześnie (ang. full duplex);
  - dane w określonym momencie mogą przepływać tylko w jednym kierunku (ang. half duplex).

Magistrala jest elementem, dzięki któremu system komputerowy staje się jedną całością. Szerokość magistrali, a dokładniej liczba równoległych ścieżek szyny danych, określa ile bitów danych może ona przesłać za jednym razem – w jednym takcie zegara.



## Współpraca mikroprocesora z urządzeniami zewnętrznymi

**Urządzenia wejścia-wyjścia**, urządzenia których zadaniem jest komunikacja komputera z otoczeniem (zwykle bezpośrednio z użytkownikiem). Do najczęściej spotykanych urządzeń wejścia należą klawiatura, mysz czy skaner, zaś urządzenia wyjścia to np. monitor albo drukarka.

Moduł sterujący urządzenie, moduł obsługi urządzenia, program obsługi urządzenia, **sterownik programowy** (angielskie *device driver*), oprogramowanie systemowe niskiego poziomu, łączące urządzenie wejścia-wyjścia z resztą systemu operacyjnego, przyjmujące na wejściu zależne od sprzętu, niskopoziomowe rozkazy używane przez sterownik sprzętowy. Moduł obsługi urządzenia wpisuje określony układ bitów do specjalnych komórek pamięci (sprzętowego) sterownika wejścia-wyjścia, instruując go, w którym miejscu urządzenia należy podjąć działania i jakie.

Moduły sterujące urządzenia współpracujące z popularnymi systemami operacyjnymi są dostarczane wraz z poszczególnymi rodzajami i modelami urządzeń zewnętrznych (np. monitorów lub drukarek), jak również są dostarczane (dla typowych urządzeń) z oprogramowaniem systemów operacyjnych. Brak odpowiedniego modułu sterującego urządzeniami uniemożliwia korzystanie z urządzenia w systemie.

### Funkcje modułu we/wy

Pośredniczy we współpracy pomiędzy procesorem a urządzeniem we/wy. W szczególności do jego zadań należy:

- Sterowanie i taktowanie (zegar)
- Komunikacja z procesorem
- Komunikacja z urządzeniem
- Buforowanie danych
- Wykrywanie błędów


### Rodzaje układów wejścia wyjścia

Możemy wyróżnić

- proste wejścia/wyjścia (bramka, przerzutnik, rejestr),
- programowane uniwersalne układy wejścia/wyjścia (np. RS232, port równoległy 8255)
- specjalizowane układy wejścia/wyjścia (np. sterownik monitora, dysku)

## Sposoby realizacji obsługi układów we/wy


- Metoda przeglądania - dane są wymieniane między procesorem a modułem we/wy, procesor czeka na zakończenie operacji we/wy, sprawdzana jest gotowość/zajętość urządzenia.
- Sterowane przerwaniem - procesor wydaje operacje we/wy i wykonuje dalsze rozkazy do momentu zakończenia operacji we/wy (przerwanie we/wy sygnalizuje wykonanie zadania/żądanie obsługi)
- Bezpośredni dostęp do pamięci (ang. direct memory access - DMA) - moduł we/wy, za zgodą procesora, przejmując sterowanie magistralą i wymienia dane bezpośrednio z pamięcią.



## Schemat blokowy układu wejścia/wyjścia

Komunikacja pomiędzy procesorem a układem wejścia/wyjścia odbywa się za pośrednictwem portów. **Port** jest to rejestr posiadający swój adres w przestrzeni adresowej procesora i do którego procesor może wysyłać dane/rozkazy oraz z którego może odczytywać dane/statusy.

Porty mogą posiadać wspólną przestrzeń adresową z pamięcią operacyjną i wtedy wszystkie rozkazy dotyczące pamięci oraz tryby adresowania mogą być stosowane dla portów. Innym rozwiązaniem, zastosowanym w mikroprocesorze 8086, jest oddzielne adresowanie pamięci i portów wejścia/wyjścia co upraszcza dekodowanie adresów lecz wymaga stosowania innych rozkazów.



## Rozdzielona przestrzeń adresowa pamięci i portów we/wy

W mikroprocesorze 8086 do obsługi portów korzysta się z rozkazów **out** oraz **in**. Stosuje się przy tym adresowanie bezpośrednie (0-255) lub pośrednie z wykorzystaniem rejestru DX (adresy 16-bitowe).


**out** adres, AX                      lub        **out** DX, AX        dla danych 16-bitowych

**out** adres, AL                      lub        **out** DX, AL        dla danych 8-bitowych

oraz

**in** AX, adres                      lub        **in** AX, DX        dla danych 16-bitowych


**in** AL, adres                      lub        **in** AL, DX        dla danych 8-bitowych



Schemat blokowy układu 8255


## Obsługa urządzeń zewnętrznych z wykorzystaniem przerwań.

**Przerwanie** (ang. *interrupt*) oznacza przekazanie sterowania do instrukcji innej niż kolejna określona programowo, z zachowaniem możliwości powrotu do przerwanego programu. Przerwanie jest konsekwencją zdarzenia, o którym procesor dowiaduje się otrzymując tzw. sygnał przerwania.



Wprowadzone są trzy kategorie przerwań w zależności od przyczyny ich wywołania:

- przerwanie zewnętrzne, gdy odebrany zostanie aktywny sygnał na wejściu NMI lub INTR; przerwanie INTR zostanie odebrane, jeżeli bit IF w rejestrze wskaźników F ma wartość 1;
- przerwanie wewnętrzne (ang. instruction exception) występuje wówczas, gdy procesor wykryje błąd w wykonaniu rozkazu (np. próba dzielenia przez zero) lub inną sytuację wyjątkową (np. błąd ochrony pamięci);
- przerwanie programowe wywoływane w efekcie wykonania rozkazu INT.




**Schemat blokowy systemu mikroprocesorowego ze sterownikiem przerwań**


Urządzeń, które mogą zgłosić przerwanie jest wiele. Ponieważ procesor ma tylko jedno wejście zgłoszenia przerwania musi istnieć układ pośredniczący – sterownik przerwań.

Zadania sterownika przerwań to:


1. Pośredniczenie w przyjmowaniu zgłoszeń przerwań.
2. Przyjmowanie zgłoszeń od wielu układów we/wy jednocześnie.
3. Wybór przerwania które zostanie obsłużone.
4. Podanie do procesora adresu urządzenia, z którym zostanie nawiązana komunikacja.
5. Wygenerowanie sygnału zgłoszenia przerwania dla procesora.



**Sekwencja działań podczas obsługi przerwania**



**Schemat blokowy sterownika przerwań 8259**



**Układ przerwań mikrokomputera IBM PC AT**

| Przerwanie | IRQ   | Opis                                                |
|------------|-------|-----------------------------------------------------|
| 08h        | IRQ0  | Czasomierz systemowy                                |
| 09h        | IRQ1  | Kontroler klawiatury                                |
| 0Ah        | IRQ2  | Przyłączona do linii IRQ od 8 do 15 (kaskada)       |
| 0Bh        | IRQ3  | Port COM2: 2F8h-2FFh                                |
| 0Ch        | IRQ4  | Port COM1: 3F8h-3FFh                                |
| 0Dh        | IRQ5  | Port LPT2: 378h lub 278h (wolna)                    |
| 0Eh        | IRQ6  | Kontroler dyskietek                                 |
| 0Fh        | IRQ7  | Port LPT1: 3BCh lub 378h                            |
| 010h       | IRQ8  | Zegar czasu rzeczywistego                           |
| 011h       | IRQ9  | Zastępuje linię IRQ 2 (wolna)                       |
| 012h       | IRQ10 | Nieprzypisana                                       |
| 013h       | IRQ11 | Nieprzypisana                                       |
| 014h       | IRQ12 | Port myszy komputera PS/2                           |
| 015h       | IRQ13 | NPU (jednostka przetwarzania numerycznego)          |
| 016h       | IRQ14 | Pierwszy kontroler IDE - Dysk twardy                |
| 017h       | IRQ15 | Drugi kontroler IDE - Karta drugiego dysku twardego |


**Wykaz przerwań sprzętowych komputera PC AT**

| Nazwa wyjątku                                         | Numer pozycji w tablicy wektorów przerwań |
|-------------------------------------------------------|-------------------------------------------|
| Dzielenie przez zero                                  | 0                                         |
| Praca krokowa lub pułapka                             | 1                                         |
| NMI                                                   | 2                                         |
| Pułapka                                               | 3                                         |
| Przepełnienie                                         | 4                                         |
| Przekroczenie wartości argumentu dla instrukcji BOUND | 5                                         |
| Niedozwolony kod                                      | 6                                         |
| Brak koprocatora                                      | 7                                         |
| Podwójny błąd                                         | 8                                         |
| Przekroczenie adresu w segmencie przez koprocator     | 9                                         |
| Nieprawidłowa zawartość TSS                           | 0Ah                                       |
| Brak segmentu w PAO                                   | 0Bh                                       |
| Błąd segmentu stosu                                   | 0Ch                                       |
| Ogólny błąd ochrony                                   | 0Dh                                       |
| Błąd strony                                           | 0Eh                                       |
| Zarezerwowane przez INTEL                             | 0Fh                                       |
| Błąd koprocatora                                      | 10h                                       |
| Zarezerwowane przez INTEL                             | 11+1Fh                                    |

### Przerwania wewnętrzne (wyjątki) procesora Intel 80386

W procesorze 8086 oraz trybie rzeczywistym innych procesorów w pamięci operacyjnej w zakresie adresów od 0 do 400H znajduje się tablica wektorów przerwań. Procesor pozwala na rozróżnienie 256 przerwań. Każdemu przerwaniu przypisane jest słowo w tablicy wektorów przerwań. Słowo to wskazuje na początek programu obsługi danego przerwania. Zawiera on nową wartość licznika rozkazów IP i rejestru segmentu programu CS. W trybie adresów wirtualnych wektor przerwań wskazuje na deskryptor bramy, zawierający dodatkowe informacje sterujące. Indeks tablicy wektorów przerwań jest numer przerwania. Przerwanie NMI oraz przerwania wewnętrzne mają ustalone numery, narzucane przez procesor. Rozkaz INT bezpośrednio określa ten numer, umożliwiając wykonanie dowolnego z 256 programów obsługi przerwań. Sygnał INTR powoduje wykonanie cyklu odczytu numeru przerwania.

Przerwania pochodzące z różnych źródeł są asynchroniczne względem siebie i mogą być zgłoszone w tej samej chwili. O kolejności ich obsługi decyduje przydzielony im priorytet (im niższy numer przerwania tym większy priorytet). Przerwania wewnętrzne nie mogą być maskowane i podczas ich obsługi nie jest generowany cykl potwierdzenia INTA.



**Sekwencja przetwarzania przerwania w procesorze 8086**

| Mnemonic | Meaning                   | Format | Operation                                                                                                                                                                                       | Flags affected |
|----------|---------------------------|--------|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|----------------|
| CLI      | Clear interrupt flag      | CLI    | $0 \rightarrow (IF)$                                                                                                                                                                            | IF             |
| STI      | Set interrupt flag        | STI    | $1 \rightarrow (IF)$                                                                                                                                                                            | IF             |
| INT n    | Type n software interrupt | INT n  | $(Flags) \rightarrow ((SP) - 2)$<br>$0 \rightarrow TF, IF$<br>$(CS) \rightarrow ((SP) - 4)$<br>$(2 + 4, n) \rightarrow (CS)$<br>$(IP) \rightarrow ((SP) - 6)$<br>$(4 \cdot n) \rightarrow (IP)$ | TF, IF         |
| IRET     | Interrupt return          | IRET   | $((SP)) \rightarrow (IP)$<br>$((SP)+2) \rightarrow (CS)$<br>$((SP)+4) \rightarrow (Flags)$<br>$(SP)+6 \rightarrow (SP)$                                                                         | All            |
| INTO     | Interrupt on overflow     | INTO   | INT 4 steps                                                                                                                                                                                     | TF, IF         |
| HLT      | Halt                      | HLT    | Wait for an external interrupt or reset to occur                                                                                                                                                | None           |
| WAIT     | Wait                      | WAIT   | Wait for $\overline{TEST}$ input to go active                                                                                                                                                   | None           |

### Instrukcje procesora 8086 związane z przerwaniami

**Procedury obsługi przerw (POP)** pochodzą z 4 hierarchicznych źródeł

1. BIOS płyty głównej – tam znajdują się najprostsze wersje POP układów niezbędnych do startu komputera (magistrale systemowe, pamięci masowe, klawiatura, oraz ostatnio dodane USB)
2. BIOS-y urządzeń – w biosach niektórych urządzeń (np. karty graficznej) znajdują się procedury lepiej dostosowane do jej specyfiki. Procedury te wczytywane są podczas inicjalizacji urządzeń na magistralach (procedura BIOSU-POST)
3. System operacyjny – dostarcza w pełni funkcjonalne (teoretycznie) procedury obsługi wszystkich standardowych urządzeń.
4. Sterowniki – dostarczane przez producentów mogą zawierać POP najlepiej dopasowane do konkretnych urządzeń.